Do nadnárovní úspěšné firmy hledáme inženýra, který se zabývá digitálními verikacemi
Náplň práce:
- architektura digitálního ověřování
- vývoj SystemVerilog/UVM pro ověřování na úrovni bloků SoC
- vývoj podrobných plánů ověřování pro block/SoC
- ladění a opravy funkčních chyb V RTL
- definování a implementace funkčního pokrytí a vylepšení testovacího pole
- dokumentace testovacích plánů a návrhu testovacího stolu
- vedení projektových týmů + mentoring pro juniornější kolegy
- VŠ vzdělání technického směru
- zkušenosti na obdobné pozici
- znalost Verilogu nebo Sysstem Verilog
- zkušenosti s ověřováním, např UVM
- znalost Pythlon/Perl
- schopnost komunikovat v angličtine v technické oblasti
- zkušenost s DDP, PCle nebo MIPI výhodou
Brno
